為一高速記憶體組作為主記憶體和中央處理單元的橋接。其速度比主記憶體快故可使中央處理單元以更快的速度讀取資料和指令,以提升效能。資料和指令是經(jīng)由某種預(yù)看演算法由主記憶體以整塊的方式傳送。參【CPU高速緩沖記憶體】(CPU cache)。